74LS161是16旅邯佤践进制加法计数器，设计成十二进制置数同步计数器需要注意置数值和同步置数端的电平变化。详细分析如下晗稍噔猷：
74LS161是四位二进制可预置同步计数器，其引脚图和功能真值表如下：
根据74LS161的真值表和同步置数的规则可以推出置数输入端输入数值应为0100，此时从0100~1111共12个状态，即构成十二进制计数器。将进位输出连接至同步置数端构成十二进制同步计数器。电路图如下：
通过Multism仿真波形可以观察到进位输出端与计数输入的关系为12：1，即每十二次计数输出一个进位。通过仿真数据输出可以画出状态装换图。波形仿真与状态装换图如下图所示：
波形分析：
波形图从上至下一次为CLK，D(4)，D(5)，D(6)，D(7)，D(8)。可以观察到随着时钟脉冲（计数脉冲）输入，计数输出从0100（D(7)为最高位，D(3)为最低位）计数至1111并输出进位脉冲，通过反相器输入到同步置数端，在下一个时钟到来时预置数，重新开始计数。
状态图分析：
可以观察到该计数器可以在12个状态中循环计数，计数溢出时即输出进位标志，实现同步预置数，构成同步十二进制计数器，基本符合设计要求。